12 月 12 日消息，根據(jù)外媒 VideoCardz 報道，英特爾今日發(fā)表文章，公布了突破摩爾定律的三種新技術(shù)。這些技術(shù)的目標是在 2025 年之后，還能夠使得芯片技術(shù)繼續(xù)發(fā)展。

　　在在 2021 年 IEEE 國際電子設(shè)備會議上，英特爾公布了多芯片混合封裝互聯(lián)密度提高 10 倍、晶體管密度提升 30%-50%、新的電源和存儲器技術(shù)以及量子計算芯片技術(shù)等等。

　　英特爾闡述了目前已經(jīng)公布的一些創(chuàng)新技術(shù)，包括 Hi-K 金屬柵極、FinFET 晶體管、RibbonFET 等。在路線圖中，英特爾還展現(xiàn)了多種芯片工藝，其中包括 Intel 20A 制程，將邏輯門的體積進一步縮小，名為 Gate All Around。

　　▲ 英特爾公布的三大技術(shù)突破

　　以下具體內(nèi)容：

　　1、英特爾新型 3D 堆疊、多芯片封裝技術(shù)：Foveros Direct

　　這項技術(shù)應用于多種芯片混合封裝的場景，可以將不同功能、不同制程的芯片以相鄰或者層疊的方式結(jié)合在一起。Foveros Direct 技術(shù)使得上下芯片之間的連接點密度提升了 10 倍，每個連接點的間距小于 10 微米。

　　這項技術(shù)支持將 CPU、GPU、IO 芯片緊密結(jié)合在一起，同時還兼容來自在不同廠商的芯片混合進行封裝。

　　官方表示，該方案有較高的靈活性，支持客戶依據(jù)不同的需求靈活定制芯片組合。此外，英特爾呼吁業(yè)界制定統(tǒng)一的標準，便于不同芯片之間的互聯(lián)。

　　英特爾于 2021 年 7 月展現(xiàn)了 RibbonFET 新型晶體管架構(gòu)，作為 FinFET 的替代。全新的封裝方式可以將 NMOS 和 PMOS 堆疊在一起，緊密互聯(lián)，從而在空間上提高芯片的晶體管密度。這種方式能在制程不便的情況下，將晶體管密度提升 30% 至 50%，延續(xù)摩爾定律。

　　此外，英特爾還表示可以將二維材料引入芯片的制造中，可以使得連接距離更短，解決傳統(tǒng)硅芯片的物理限制。這種二維材料為單層二硫化鉬 MoS2，應用于硅芯片連接層可以使得間距從 15nm 縮小至 5nm。

　　2、更高效的電源技術(shù)和 DRAM 內(nèi)存芯片技術(shù)

　　目前英特爾已經(jīng)首次實現(xiàn)在 300 毫米硅晶圓上，制造擁有 GaN 氮化鎵開關(guān)的 CMOS 芯片。這項電源技術(shù)支持更高的電壓，成品電源管理芯片可以更加精準快速地控制 CPU 的電壓，有助于減少損耗，此外，這種芯片還能夠減少主板上的供電元件。

　　上圖右側(cè)展現(xiàn)的是英特爾研發(fā)的低延遲內(nèi)存技術(shù)：FeRAM。這種芯片將鐵元素引入芯片的制造，可以大大提高內(nèi)存芯片的讀寫速度，在 2 納秒內(nèi)完成讀寫。同時，F(xiàn)eRAM 技術(shù)能夠提高內(nèi)存芯片的密度。

　　3、基于硅芯片的量子運算芯片，有望在將來取代 MOSFET 晶體管

　　隨著未來晶體管密度進一步提升，傳統(tǒng)的硅芯片將走向物理極限。在 IEDM 2021 大會，英特爾展示了世界上第一個在室溫下實現(xiàn)磁電自旋軌道(MESO)的邏輯器件。這代表了制造納米尺度的量子運算晶體管成為可能。

　　英特爾和 IMEC 正在自旋電子材料研究方面取得進展，預計未來可以制造出能夠量產(chǎn)的全功能器件。此外，英特爾還展示了與目前 CMOS 芯片兼容的 300mm 晶圓量子運算電路的制造，并確立了未來的研究方向。

特別提醒：本網(wǎng)信息來自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔此類作品侵權(quán)行為的直接責任及連帶責任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。